페이지 테이블을 이용하게 되면 메모리를 flexble하게 사용할 수 있으므로 메모리 효율이 올라간다. 하지만 logical address를 physical address로 변환시키기 위해서 page table에 접근하고 page table에 있는 physical address를 확인 후에 다시 physcial address로 접근해야 한다. 따라서 2번의 메모리 접근이 일어나기 때문에 성능이 내려가게 된다. 이를 해결하기 위해서 MMU에 TLB(Translation Lookaside Buffer)를 넣어서 만약 TLB에 cache되있어 hit가 일어난다면 바로 physical address에 접근할 수 있게 한다. TLB는 하드웨어의 cache라고 생각하면 된다. 32-bit address를 4KB의 p..