출처: https://3months.tistory.com/307 [Deep Play]

3-2/디지털회로개론

10-1주차 (Chapter 5)

코딩하는 랄뚜기 2021. 11. 8. 21:39

Conceptual view of a sequential system

Sequential systems ( finite state machine )

  • systems with memory
  • Output depends on present input and past history

Synchoronous systems

  • Clock signal regulates input, internal, and output signal

Clock

Alternating sequence of 0 and 1 at a regular rate

  • Two kinds : 0 and 1 in same length, 0 longer than 1

Clock period T = 1/clock_rate


Moore machine

Moore machine은 현재의 Input이 아니라 과거의 input에만 영향을 받는다.

첫번째 output은 history가 없기 때문에 무엇이 올 지 모른다.

위의 Moore machine의 state table(왼)과 state diagram(오른쪽)


Mealy machine

Moore machine과 다르게 present input도 고려한다.


Latch

SR latch는 simplest memory element이다.

두개의 cross-coupled NOR gate로 이루어져 있다.

 

Q' = (S+Q)'

Q = (R+Q')'

 

Two input signals (단, Q는 미리 존재하고 있다고 가정한다)

  • the set signal -> S
  • the reset signal -> R

Two ouput signals

  • set state -> Q = 1, ( Q' = 0 )
  • reset state -> Q = 0, (Q' = 1)

위의 Clock을 해석해 보자면 S가 바뀌면 S->Q'->Q 순으로 바뀌고 delay는 1.4초이다.

D가 바뀌면 D->Q->Q' 순으로 바뀌고 delay는 마찬가지로 1.4초이다.

만약 S와 R이 동시에 바뀌면 Undefined되는 값이 나온다.


Gated latch

 

Gate signal이 inactive( = 0)이면 SG, RG는 둘 다 0 이므로 Latch는 메모리 값을 유지한다.

Gate signal이 active( = 1)이면 Latch는 SG와 RG에 값에 때라 메모리를 어떻게 할 지 결정한다.


Clocked SR latch

C = 1 일 때, operate SR latch

C = 0 일 때, setting or resetting

The gated SR latcha clocked SR latch라고도 불리운다.


Gated D latch

위 처럼 gate를 구성하면 절대 S와 R이 동시에 1이 될 수 없다.

C = 1 -> Q가 D와 같은 value를 가짐

C = 0 -> Q가 D의 영향을 받지 않는다.

Gated D latch timing

Clock이 움직이는 동안 (파란구간) D 값은 절대 움직이면 안된다.


Flip Flops

A flip flop is a clocked binary storage device, that is, a device that stores either 0 or 1. The value will change on the appropriate transition of the clock.

 

Trailing edge triggered (falling,negative) of Leading edge triggered (rising, positive) by clock signal.

 

  • D flip flop
  • SR flip flop
  • JK flip flop
  • T flip flop

D filp flop


Master-slave flip flops


SR flip flop

(a)를 (c) 처럼 simplified 하게 나타낼 수 있다.

SR filp flop에서 q*=S+R'q 라는 것을 꼭 기억하자


JK flip flop

 

q*=Jq'+K'q 라는 것을 기억하자.


T flip flop

q*=T⨁q 라는 것을 기억하자


Summary of flip flop

'3-2 > 디지털회로개론' 카테고리의 다른 글

11-1주차 (Chapter 6)  (0) 2021.11.15
10-2주차(Chapter 5)  (0) 2021.11.14
9-1주차(ROM,PLA,PAL)  (0) 2021.11.02
8주차(Adder/Subtractor/decoder/Multiplexer/Bus)  (0) 2021.11.02
7주차(Chapter 4)  (0) 2021.10.14